

炭化珪素半導体の欠陥制御と超高耐圧ロバスト素子への応用
Defect Engineering in SiC and Application
to Robust Devices with Ultrahigh Blocking Voltage

木本 恒暢 (KIMOTO TSUNENOBU)
京都大学・大学院工学研究科・教授



研究の概要

発電所や変電所における高効率電力変換用デバイスの実現を目指し、炭化珪素(SiC)半導体の高純度結晶の作製、拡張欠陥および深い準位の物性解明と低減、キャリア寿命の増大と制御、超高耐圧を可能とするデバイスの構造と設計指針の提示、超高耐圧・高温動作 SiC ダイオードおよびトランジスタの作製と特性解析に関する基礎研究を遂行する。

研究分野：工学

科研費の分科・細目：電気電子工学・電気電子材料工学

キーワード：半導体、パワーデバイス、結晶欠陥、キャリア寿命、絶縁破壊

1. 研究開始当初の背景

省エネルギーの重要性が益々高まっている現在、発電所や変電所における大規模電力変換システムでは、変換電力の実に10%に相当する膨大なエネルギーが熱として排出されている。この主な原因は、電力変換機器の中核を担う高耐圧(~5 kV) Si サイリスタと PiN ダイオードの性能限界にある。配電に使われる典型的な交流電圧は6.6 kVであるが、この電力変換には耐圧15~20 kVのスイッチング素子とダイオードが必要となる。現状では5~6 kVのSi素子を多段接続して20 kVの耐圧を得ているが、導通時の電力損失や発熱が大きい、スイッチング周波数が極めて遅い、発熱による素子破壊を防ぐために莫大な水冷設備が必要である等の深刻な問題を抱えている。

2. 研究の目的

本研究で取り扱う炭化珪素(SiC)は、Siに比べて絶縁破壊電界強度が約10倍、禁制帯幅と熱伝導率が約3倍という優れた物性を持ち、しかも広範囲の伝導性制御(n型、p型とも)が容易な間接遷移型半導体であるので、Siでは到達できない超高耐圧(> 20 kV)素子の作製に有望である。本研究では、SiCを用いた超高耐圧かつ高温動作・高信頼性(ロバスト: robust(堅牢))デバイス実現を目指して、その材料物性(欠陥と物性制御)とデバイス物性に関する学術的研究を行う。

3. 研究の方法

独自に作製する高純度SiC厚膜エピタキシャル結晶を用い、多角的かつ系統的評価手法を駆使して、拡張欠陥および点欠陥の検出、欠陥構造と起源の解明を進め、さらにキャリア生成・再結合等の欠陥物性を明らかにする。また、超高耐圧素子の性能を支配するキャリア寿命を測定し、様々な欠陥との相関からその制限要因を特定する。次に、電界集中緩和構造の設計や良質の表面保護膜形成等の要素技術を集約して超高耐圧(> 20 kV)ロバストPiNダイオードやトランジスタを作製する。絶縁破壊機構や素子内でのキャリアダイナミクスを明らかにし、耐圧の極限を追究する。最後に、SiCにおける欠陥物性のデータベースを構築して広く公開すると共に、SiC超高耐圧ロバスト素子の優位性を示す。

4. これまでの成果

本研究により得られた特筆すべき成果は以下の通りである。

- (1) 自作の化学気相堆積装置を用いて、気相でのSi重合反応を抑制することにより、従来に比べて6倍以上高い成長速度(85 μm/h)で表面平坦性に優れたSiC厚膜(> 150 μm)の形成に成功した。残留不純物密度は $1 \times 10^{13} \text{ cm}^{-3}$ 以下であり、化合物半導体として例外的に高純度の結晶を得た。
- (2) SiCエピ成長層内の主要な積層欠陥の三次元的構造を同定し、各々の積層欠陥の光学

的性質を明らかにした。また、転位からの発光を活用することで、初めてSiC成長層内の全ての転位の非破壊検出/判別に成功した。

(3) SiCエピ成長層中、およびイオン注入/ドライエッチング誘起の深い準位を全て検出し、その基本的性質(エネルギー準位、捕獲断面積、熱的安定性など)を調べてデータベース化した。さらに、熱酸化を活用することで、SiC成長層中の深い準位をほぼ消滅($< 1 \times 10^{11} \text{cm}^{-3}$)させることに成功した(図1)。

(4) 長年の課題であったn型およびp型SiCにおけるキャリア寿命制限欠陥(ライフタイムキラー)を同定した。さらに、上記の深い準位低減プロセスの適用により、最高のキャリア寿命(26 μs)を達成した。また、電子線照射を用いてn型およびp型SiCにおけるキャリア寿命制御を初めて実現した。

(5) SiCに適した独自の電界集中緩和構造を考案し、精密な設計技術、イオン注入技術、表面保護技術を集約することで、いかなる固体素子で最高耐圧となる21.7kVのSiC PiNダイオードを実現した(図2)。

(6) キャリアのバルク再結合、表面再結合を抑制する構造およびプロセスを考案することにより、最高の電流利得($\beta=250\sim 430$)を有するnpn型SiCバイポーラトランジスタを実現した。




図1 成長直後および熱酸化を施したSiC成長層のDLTSスペクトル




図2 20kV 超級メサ形SiC PiNダイオードの電流-電圧特性

5. 今後の計画

- (1) SiC結晶における主要な深い準位の性質について、さらに多角的な評価(DLTS、EPRなど)を進め、その起源を解明する。また、p型SiCにおけるキャリア寿命をさらに増大させる。
- (2) 本研究で確立した深い準位消滅によるキャリア寿命増大プロセスを適用し、i層に注入されたキャリアの拡散長を増加させることにより、PiNダイオードの順方向特性を改善する。また、耐圧の温度依存性を調べて絶縁破壊機構を明らかにする。
- (3) コレクタに高純度SiC厚膜成長層を用い、適切な接合終端構造を導入することで、SiCバイポーラトランジスタの高耐圧化を進め、20kV級のスイッチング素子を実現する。

6. これまでの発表論文等(受賞等も含む) 原著論文

- T. Hiyoshi and T. Kimoto, "Elimination of the major deep levels in n- and p-type 4H-SiC by two-step thermal treatment", *Appl. Phys. Exp.*, **2**, 091101/1-3 (2009).
- T. Kimoto, Y. Nanen, T. Hayashi, and J. Suda, "Enhancement of carrier lifetimes in n-type 4H-SiC epitaxial layers by improved surface passivation", *Appl. Phys. Exp.*, **3**, 121201/1-3 (2010).
- G. Feng, J. Suda, and T. Kimoto, "Nonradiative recombination at threading dislocations in 4H-SiC epilayers studied by micro-photoluminescence mapping", *J. Appl. Phys.*, **110**, 033525/1-5 (2011).
- K. Kawahara, J. Suda, and T. Kimoto, "Analytical model for reduction of deep levels in SiC by thermal oxidation", *J. Appl. Phys.*, **111**, 053710/1-9 (2012). 他 50件以上

国際会議発表

- T. Kimoto, G. Feng, T. Hiyoshi, K. Kawahara, M. Noborio, and J. Suda, "Defect control in growth and processing of 4H-SiC for power device applications" (plenary), *Int. Conf. Silicon Carbide and Related Materials 2009* (Nürnberg, 2009), Mo- PL-1.
- T. Kimoto, "SiC technologies for future energy electronics" (plenary), *Technical Digests of 2010 VLSI Technology Symposium* (Honolulu, 2010), pp.9-14.
- T. Kimoto and J. Suda, "High-voltage SiC power devices for energy electronics" (invited), *Ext. Abstr. of the 2011 Int. Conf. on Solid State Devices and Materials* (Nagoya, 2011), pp.612-613. 他 60件以上

受賞

木本恒暢：大阪科学賞(2011年)

ホームページ等

<http://semicon.kuee.kyoto-u.ac.jp/>