平成１４年度日本学術振興会未来開拓学術研究推進事業研究成果報告書概要


産学協力研究委員会名 　 シリコン超集積化システム第１６５委員会
　
研究プロジェクト名 　 極低消費電力・新システムＬＳＩ技術の開拓
　
（英文名） 　 Research on Ultra Low-power System LSI Technology
　
研究期間 　 平成１０年度〜平成１４年度

プロジェクト・リーダー名 研究経費 総額　 ５４５，０１０千円
氏名・所属研究機関
所属部局・職名		 櫻井貴康
東京大学・国際･産学共同研究センター・教授		 内訳 平成１０年度 １１９，６３１千円
平成１１年度 １０９，９８９千円
平成１２年度 ９６，９９５千円
平成１３年度 １３９，３９５千円
平成１４年度 ７９，０００千円

１．研究組織

氏名 所属機関・部局・職 研究プロジェクトでの役割分担
平本俊郎 東京大学・生産技術研究所・教授 デバイス・プロセス
小野寺秀俊 京都大学・大学院情報学研究科・教授 ばらつき・ＣＡＤ

２．研究計画の概要

　電子産業を支えるCMOS LSIの将来を保障し、新しいアプリケーションを開拓するための極低消費電力・新システムLSI技術を確立する。
　極低消費電力LSIは低電源電圧によって達成される部分が大きい。そのために、低消費電力システムLSI用新アーキテクチャ、回路技術、SOIを含めたデバイス技術のブレークスルーを創出するとともに指針を体系化する。0.5V以下の低電源電圧でのMOSデバイスの最適化手法（極薄膜酸化膜、メタルゲートなど）、ばらつきを含めた回路設計理論（しきい値電圧の設定、ばらつきのモデル化、D型MOSFETの活用など）、リーク低減のためのアーキテクチャ、回路（データ駆動方式、スーパーカットオフ方式など）の研究を行う。
　回路シミュレーションと比較することによりデバイスモデリングの正当性を実証するとともに、このときのリークが許容値以下であることを示す。チップ全体を対象とした統計的設計最適化手法を確立する。これらを統合して、極低電圧の集積回路の指針を提示する。ばらつきに関しては、プロセスの最適化から回路特性の最適化までを含んだ総合的な歩留り最適化手法の開発を目標とする。

３．研究目的

  • 従来のトレンドより突出した超低消費電力・高速LSI技術を実現すること
  • 極低消費電力・新システムLSIのアーキテクチャや回路技術、デバイス技術のブレークスルーを創出する
  • 「環境にやさしい」という観点からLSIの低消費電力化
  • 大学主導の下、産業界とも連携した国際的視野に立った研究を行う
  • 以上を学術的に体系化してわが国の競争力の源泉とする

４．研究成果の概要

４−１　研究計画、目的に対する成果
　マルチメディアアプリケーションに対してマルチタスク環境で消費電力を1/3にできる電圧ホッピング方式を提案し、0.5Vで400MHz動作が可能な電圧ホッピングプロセッサを設計、製作、測定を行った。電源電圧が0.8V程度ならば、しきい値電圧が0Vに近いリーク電力支配領域でも、電源電圧を変化させるだけでDIBL (Drain Induced Barrier Lowering)効果によりサブスレショルドリーク電力を低減できることが分かった。従って、今後数年間は電圧ホッピングが有効で、その後VTH-hoppingが有効であろうと結論付けられた。
　メモリの低リーク化も重要な課題であり、メモリ部のみを高い電源電圧と高いしきい値電圧で設計するdual-VDD方式と、アクセスされているメモリセルのVDDやVSSを変化させるRow-by-Row方式の二種類の方向を提案して検証した。ともに2〜3桁のリーク電流の低減が可能である。
　デバイスサイドからは、超低消費電力を実現しうる回路として新回路形式の提案とその最適デバイスについて検討した。ゲートリーク電流を抑制するための回路としてBoosted Gate MOS(BTMOS)という新しい回路形式を提案した。CMOS回路と直列挿入するリークカットスイッチのゲート酸化膜厚を厚くし、ゲートに電源電圧より高い電圧を印加することで低消費電力と高速性を達成する。一方、サブスレッショルドリーク電流を抑制するしきい値可変MOS回路形式においては、印加可能な基板バイアス電圧の大きさが大きい場合には、基板バイアス定数が大きなデバイスを有する回路の方が有利であることを見いだした。実際にデバイスを試作するとともに、デバイスシミュレーションを駆使してこれらの結果を見いだした。当初の研究目的はほぼ達成できたといえる。
　製造ばらつきを考慮した回路設計では、チップ間のばらつきのみならず、チップ内でのばらつきを考慮する必要がある。本研究では、チップ内ばらつきとチップ間ばらつきのモデル化、および、モデルパラメータの抽出手法について検討した。トランジスタの電流特性のばらつきから、チップ内ばらつきとチップ間ばらつき成分を分離し、それぞれをモデル化する手法を開発した。ばらつき成分の分離において、中間モデルを用いることにより、MOSFETモデルに依存しないばらつきのモデル化を行なうことができた。さらに、チップ内ばらつきが論理ゲートの遅延に及ぼす影響を解析し、遅延変動のモデル化を行った。これにより、チップ内ばらつきの影響を考慮したゲートレベルの静的遅延解析が可能になった。


４−２　研究計画、目的外の成果
　従来よりwake-up時間が10倍ほど高速なzigzag方式を提案し、高速にwake-upができることをシリコンチップで実証した。
　デバイスが微細化すると、量子効果等の新しい物理現象が発現する。MOSFETの基板バイアス効果を利用すると、これらの物理現象を積極的に利用してデバイスの性能を向上させることができるという実験結果が最近になって得られた。微細MOSFETに基板バイアスを印加すると、量子効果により高速性が助長され、また基板バイアスで変化可能なしきい値電圧範囲が広くなる。当初の計画では、量子効果を利用した低消費電力化および高性能化は予定していなかったので、これは目的外の成果といえる。
　微細化により、同一チップ内に存在する同一の構造を持つトランジスタでも、電流特性のばらつきが顕在化する。これにより、各論理ゲート毎に独立した遅延ばらつきが発生する。このばらつきが、回路全体の動作速度に与える影響を評価するために、各ゲートの遅延時間が時間軸上で離散的な値ではなく、連続的な確率分布を持つ場合の遅延時間評価技術を開発した。また、高速、低消費電力化設計を行った回路は、回路特性を最適化していない回路に比べて、遅延ばらつきの影響を受けやすい事を示した。今後、統計的な遅延解析技術を活用した回路特性最適化技術の確立を図っていく。


４−３　研究成果の展望

　現在、プロセッサの消費電力増大は大きな問題になりつつある。ハイエンドプロセッサにおいては、発生する総熱量が非常に大きくなり、システムとして放熱が不可能になってしまう。また、モバイル向けプロセッサについては、搭載できる電池に制限があるため、限られた電力でできるだけ高速に動作させられるプロセッサが待ち望まれている。
　本研究の成果で生まれた数々の要素技術はいずれのアプリケーションにおいても効果的な解を示すものであり、これを適用することによりハイエンドプロセッサにおいては現状維持の消費電力のままで動作性能の向上が可能となり、モバイルプロセッサにおいてはより長い動作時間が保証される。
　本研究成果によりなされたLSIの低消費電力化により、従来は持ち運び用途に向かなかったようなアプリケーションにおいても外に持ち出しての使用ができるようになり、新分野の開拓が期待される。また、低消費電力化は今後も非常に重要となる分野であり、研究の継続的な展開が望まれる。
　従来、集積回路の低消費電力化の研究は、回路的な手法とデバイスサイドからの手法が独立に別々に行われてきたが、本研究では、両者を協調させて新たな最適化を行うことを提案した。これは、全く新しい考え方であり、学術的なインパクトが大きい。集積回路工学の研究は学問的には比較的新しい分野であるが、本研究は集積回路工学の新しい側面を切り開いた研究ということができる。
　本研究では、論理ゲートの遅延時間ばらつきモデルを開発するとともに、ゲート遅延が離散的な値ではなく、確率分布として与えられる場合の遅延解析の一方法(統計的静的遅延解析)を示した。遅延時間を確率分布として捉える考え方は、遅延時間の解析技術のみならず、論理合成を初めとする回路設計技術や、テスト技術にも大きな影響を及ぼすものと思われる。今後、ばらつきの影響を受けにくくする製造容易化設計技術が重要な研究課題になると思われる。


４−４　本事業の趣旨に鑑み、果たした役割
　大きな問題点が消費電力増大による熱や、電池駆動型機器での動作可能時間であったが、本研究の成果を活用することにより今後の半導体産業の発展への指針を示すことができた。すべての産業を支える立場である半導体産業の発展を通し、豊かな国民生活を実現する上で重要な役割を果たすことができた。また、新しい低消費電力技術は産業界から強く要望されている技術の一つであり、大学主導による社会への貢献ができた。また、本研究を通して４名のポスドク研究員、１１名の大学院生が最新のLSI技術について学び、うち数名は本研究室卒業後に研究の道を選んでおり、若手研究者の育成の点で果たした役割は大きい。国際的な視野にたった研究推進の結果、研究成果を主に国際会議および国際学術論文誌において発表し、日本国内にとどまらない国際的な評価を受けることができた。
　従来は別々に研究を行ってきた回路設計者とデバイス研究者が、一つのプロジェクトで協力して低消費電力化という共通の目標に取り組むという新しいタイプのプロジェクトであったが、大きな成果を挙げ、集積回路工学の未来を切り開くことができたと考えられる。
　トランジスタの電流特性のばらつきモデルを開発した。また、トランジスタのばらつきによる論理ゲート遅延時間のばらつきをモデル化する手法を示した。これにより、ばらつきを考慮したチップレベルの遅延解析が可能になった。また、PLLなどのアナログ回路において、素子特性のばらつきが回路特性に及ぼす影響を定量化する階層的な統計解析技術を開発した。これらは、低電圧高速動作の集積回路を設計する際には必須となる動作解析技術である。

５．キーワード

(1)低消費電力 (2)集積回路 (3)モデル化
(4)デバイス設計 (5)ばらつき (6)LSI
(7)微細化 (8)プロセッサ (9)リーク

６．研究成果発表状況

A.学術雑誌論文（Journal Papers）
全著者名 論文名
T. Nagumo and T. Hiramoto Current Drive Improvement by Enhanced Body Effect Factor Due to Finite Inversion Layer Thickness in Variable Threshold Voltage CMOS
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics(Accepted) 42Part1 4B ??? 2003

全著者名 論文名
T. Hiramoto, T. Saito, and T. Nagumo Future Electron Devices and SOI Technology ? Semi-Planar SOI MOSFETs with Sufficient Body Effect ?
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics(Accepted) 42Part1 4B ??? 2003

全著者名 論文名
Q. Liu, T. Sakurai, and T. Hiramoto Optimum Device Consideration for Standby Power Reduction Scheme Using Drain Induced Barrier Lowering (DIBL)
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics(Accepted) 42Part1 4B ??? 2003

全著者名 論文名
H. Im, T. Inukai, H. Gomyo, T. Hiramoto, and T. Sakurai VTCMOS characteristics and its optimum conditions predicted by a compact analytical model
学術雑誌名 巻 号 ページ 発行年
IEEE Transactions on Very Large Scale Integration(VLSI) Systems(Accepted) ??? ??? ??? 2003

全著者名 論文名
H. Kawaguchi, G. Zhang, S. Lee, Y. Shin, and T. Sakurai A controller LSI for realizing Vdd-hopping scheme with off-the-shelf processors and its application to MPEG4 system
学術雑誌名 巻 号 ページ 発行年
IEICE Transactions on Electronics E58-C 2 263-271 2002

全著者名 論文名
Seongsoo Lee, Seungjun Lee, and Takayasu Sakurai Energy-Constrained VDD/VTH Hopping Scheme with Run-Time Power Estimation for Low-Power Real-Time VLSI Systems
学術雑誌名 巻 号 ページ 発行年
Journal of Circuits, Systems, and Computers 11 6 ??? 2002

全著者名 論文名
M. Hashimoto, Hidetoshi Onodera Increase in Delay Uncertainty by Performance Optimization
学術雑誌名 巻 号 ページ 発行年
IEICE Transactions on Fundamentals＄E85-A E85-A 12 2799-2802 2002

全著者名 論文名
T. Inukai, H. Im, and T. Hiramoto Origin of Critical Substrate Bias in Variable Threshold Voltage Complementary MOS (VTCMOS)
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics 41Part1 4B 2312-2315 2002

全著者名 論文名
Y. Shin and T. Sakurai Power distribution analysis of VLSI interconnectsusing model order reduction
学術雑誌名 巻 号 ページ 発行年
IEEE Transactions on CAD 21 6 739-745 2002

全著者名 論文名
T. Saito, T. Saraya, T. Inukai, H. Majima, T. Nagumo, and T. Hiramoto Suppression of Short Channel Effect in Triangular Parallel Wire Channel MOSFETs
学術雑誌名 巻 号 ページ 発行年
IEICE Transactions on Electronics E85-C 5 1073-1078 2002

全著者名 論文名
K. Nose, M. Hirabayashi, H. Kawaguchi, S. Lee, and T. Sakura VTH-Hopping Scheme to Reduce Subthreshold Leakage for Low-Power Processors
学術雑誌名 巻 号 ページ 発行年
IEEE Journal of Solid-State Circuits 37 3 413-419 2002

全著者名 論文名
岡田 健一, 小野寺 秀俊, トランジスタ特性におけるチップ内ばらつきのモデル化手法
学術雑誌名 巻 号 ページ 発行年
情報処理学会論文誌 43 5 1330-1337 2002

全著者名 論文名
Kenichi Okada and Hidetoshi Onodera Statistical modeling of MOS transistors with intra-chip variability
学術雑誌名 巻 号 ページ 発行年
Information Processing Society of Japan Journal 43 5 1330-1337 2002

全著者名 論文名
T.Fujita, H.Onodera A Hierarchical Statistical Optimization Method Driven by Constraint Generation Based on Mahalanobis' Distance
学術雑誌名 巻 号 ページ 発行年
IEICE Transactions E84-A 3 727-734 2001

全著者名 論文名
K.Kanda, K.Nose, H.Kawaguchi, and T.Sakurai, Design Impact of Positive Temperature Dependence of Drain Current in Sub 1V CMOS VLSI's
学術雑誌名 巻 号 ページ 発行年
IEEE Journal of Solid-State Circuits ??? ??? 1559-64 2001

全著者名 論文名
M. Takamiya and T. Hiramoto High Drive-Current Electrically Induced Body Dynamic Threshold SOI MOSFET (EIB-DTMOS) with Large Body Effect and Low Threshold Voltage
学術雑誌名 巻 号 ページ 発行年
IEEE Transactions on Electron Devices 48 8 1633-1640 2001

全著者名 論文名
T. Hiramoto, M. Takamiya, H. Koura, T. Inukai, H. Gomyo, H. Kawaguchi, and T. Sakurai Optimum Device Parameters and Scalability of Variable Threshold Voltage Complementary MOS (VTCMOS)
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics 40Part1 4B 2854-2858 2001

全著者名 論文名
M. Hashimoto, H. Onodera Post-Layout Transistor Sizing for Power Reduction in Cell-Base Design
学術雑誌名 巻 号 ページ 発行年
IEICE Trans. on Fundamentals E84-A 11 2769-2777 2001

全著者名 論文名
Y. Shin, K. Choi, and T. Sakurai Power-Conscious Scheduling for Real-Time Embedded Systems Design
学術雑誌名 巻 号 ページ 発行年
An International Journal of Custom-Chip Design, Simulation, and Testing ??? ??? ??? 2001

全著者名 論文名
K.Okada, H.Onodera Statistical Modeling of Device Characteristics with Systematic Variability
学術雑誌名 巻 号 ページ 発行年
IEICE Transacions on Fundamentals E84-A 2 529-536 2001

全著者名 論文名
T.Sakurai Superconnect Technology
学術雑誌名 巻 号 ページ 発行年
IEICE Trans. on Electron ??? E84/C12 1709-1716 2001

全著者名 論文名
T.Fujita, H.Onodera A Method for Linking Process-Level Variability to System Performances
学術雑誌名 巻 号 ページ 発行年
IEICE Transaction Fundamentals E83-A 12 2591-2599 2000

全著者名 論文名
M.Hahsimoto, H.Onodera A Performance Optimization Method by Gate Resizing Based on Statistical Static Timing Analysis
学術雑誌名 巻 号 ページ 発行年
IEICE Transaction Fundamentals E83-A 12 2558-2568 2000

全著者名 論文名
H. Kawaguchi, K. Nose, and T. Sakurai A Super Cut-off CMOS (SCCMOS) Scheme for 0.5-V Supply Voltage with Picoampere Stand-by Current
学術雑誌名 巻 号 ページ 発行年
IEEE Journal of Solid-State Circuits 35 10 1498-1501 2000

全著者名 論文名
K. Nose, and T. Sakurai Analysis and Future Trend of Short-Circuit Power
学術雑誌名 巻 号 ページ 発行年
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 19 9 1023-1030 2000

全著者名 論文名
T. Hiramoto and M. Takamiya Low Power and Low Voltage MOSFETs with Variable Threshold Voltage Controlled by Back-Bias(Invited)
学術雑誌名 巻 号 ページ 発行年
IEICE Transactions on Electronics E83-C 2 161-169 2000

全著者名 論文名
H. Koura, M. Takamiya, and T. Hiramoto Optimum Conditions of Body Effect Factor and Substrate Bias in Variable Threshold Voltage MOSFETs
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics 39 4B 2312-2317 2000

全著者名 論文名
Y. Yasuda, M. Takamiya, and T. Hiramoto Separation of Effects of Statistical Impurity Number Fluctuations and Position Distribution on Vth Fluctuations in Scaled MOSFETs
学術雑誌名 巻 号 ページ 発行年
IEEE Transactions on Electron Devices 47 10 1838-1842 2000

全著者名 論文名
T. Inukai and T. Hiramoto Suppression of Stand-by Tunnel Current in Ultra-thin Gate Oxide MOSFETs by Dual Oxide Thickness MTCMOS (DOT-MTCMOS)
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics 39 4B 2287-2290 2000

全著者名 論文名
Y. Yasuda, M. Takamiya, and T. Hiramoto Threshold Voltage Fluctuations Induced by Statistical "Position" and "Number" Impurity Fluctuations in Bulk MOSFETs
学術雑誌名 巻 号 ページ 発行年
Superlattices and Microstructures 28 ??? 357-361 2000

全著者名 論文名
T. Hiramoto To fill the gap between Si-ULSI and nanodevices(Invited)
学術雑誌名 巻 号 ページ 発行年
International Journal of High Speed Electronics and Systems 10 1 197-203 2000

全著者名 論文名
藤田智弘, 小野寺秀俊 ベクトル合成モデルによる集積回路遅延特性のワーストケース解析
学術雑誌名 巻 号 ページ 発行年
情報処理学会論文誌 41 4 927-934 2000

全著者名 論文名
Tomohiro Fujita and Hidetoshi Onodera Statistical delay calculation with vector synthesis model
学術雑誌名 巻 号 ページ 発行年
Information Processing Society of Japan Journal 41 4 927-934 2000

全著者名 論文名
M. Takamiya, T. Saraya, T. N. Duyet, Y. Yasuda, and T. Hiramoto High Performance Accumulated Back-Interface Dynamic Threshold SOI MOSFET's (AB-DTMOS) with Large Body Effect at Low Supply Voltage
学術雑誌名 巻 号 ページ 発行年
Japanese Journal of Applied Physics 38 4B 2483-2486 1999

全著者名 論文名
K. Okada, H. Onodera, K. Tamaru Layout Dependent Matching Analysis of CMOS Circuits
学術雑誌名 巻 号 ページ 発行年
IEICE Trans. Fundamentals E82-A 2

348-355

 1999

全著者名 論文名
小野寺秀俊, 平田昭夫, 北村晃男, 小林和淑, 田丸啓吉 P2Lib: スタンダードセルライブラリ自動生成システム
学術雑誌名 巻 号 ページ 発行年
情報処理学会論文誌 40 4 1660-1669 1999

全著者名 論文名
Hidetoshi Onodera, Akio Hirata, Teruo Kitamura, Kazutoshi Kobayashi and Keikichi Tamaru P2Lib: Process portable library and its generation system
学術雑誌名 巻 号 ページ 発行年
Information Processing Society of Japan Journal 40 4 1660-1669 1999

全著者名 論文名
平田昭夫, 近藤友一, 小野寺秀俊, 田丸啓吉 抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法
学術雑誌名 巻 号 ページ 発行年
情報処理学会論文誌 40 4 1679-1686 1999

全著者名 論文名
Akio Hirata, Tomokazu Kondo, Hidetoshi Onodera and Keikichi Tamaru A timing model for CMOS logic gates driving a capacitive-resistive load
学術雑誌名 巻 号 ページ 発行年
Information Processing Society of Japan Journal 40 4 1679-1686 1999

全著者名 論文名
H.Kawaguchi, T.Sakurai A reduced clock-swing flip-flop (RCSFF) for 63% power reduction
学術雑誌名 巻 号 ページ 発行年
IEEE Journal of Solid-State Circuits 33 5 807-811 1998

全著者名 論文名
T.sakurai Challenges for Low-Power and High-performance Chips
学術雑誌名 巻 号 ページ 発行年
IEEE Design &Test ??? 9 119-124 1998

全著者名 論文名
S.Ishiwata, T.Sakurai Future Directions of Media Processors
学術雑誌名 巻 号 ページ 発行年
IEICE transactions on Electronics E81-C 5 629-635 1998

全著者名 論文名
M. Kondo, H. Onodera, K. Tamaru Model-Adaptable MOSFET Parameter-Extraction Method Using an Intermediate Model
学術雑誌名 巻 号 ページ 発行年
IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems 17 5 400-405 1998

全著者名 論文名
近藤正樹,小野寺秀俊,田丸啓吉 中間モデルを用いたMOSFETの統計的モデル化手法
学術雑誌名 巻 号 ページ 発行年
電子情報通信学会論文誌 J81-A 11 1555-1563 1998

全著者名 論文名
Masaki Kondo, Hidetoshi Onodera and Keikichi Tamaru MOSFET statistical modeling method using an intermediate model
学術雑誌名 巻 号 ページ 発行年
IEICE Transactions J81-A 11 1555-1563 1998

B.国際会議発表論文（International Conferences）
全著者名 論文名
K. Kanda, D. D. Antono, K. Ishida, H. Kawaguchi, T. Kuroda, and T. Sakurai 1.27-Gbps/pin, 3mW/pin Wireless Superconnect (WSC) Interface Scheme
会議名 開催場所 論文番号 ページ 発表年
IEEE International Solid-State Circuits Conference San Francisco, CA 10.7 186-187 2003

全著者名 論文名
H. Kawaguchi, K. Kanda, K. Nose, S. Hattori, D. D. Antono, D. Yamada, T. Miyazaki, K. Inagaki, T. Hiramoto, and T. Sakurai A 0.5-V, 400-MHz, VDD-Hopping Processor with Zero-VTH FD-SOI Technology
会議名 開催場所 論文番号 ページ 発表年
IEEE International Solid-State Circuits Conference San Francisco, CA 6.3 108-109 2003

全著者名 論文名
Takayasu Sakurai Perspectives on Power-Aware Electronics (Plenary Talk, Invited)
会議名 開催場所 論文番号 ページ 発表年
IEEE International Solid-State Circuits Conference San Francisco, CA 1.2 26-29 2003

全著者名 論文名
Kyeong-Sik Min and Takayasu Sakurai Zigzag Super Cut-off CMOS (ZSCCMOS) Block Activation with Self-Adaptive Voltage Level Controller: An Alternative to Clock-Gating Scheme in Leakage Dominant Era
会議名 開催場所 論文番号 ページ 発表年
IEEE International Solid-State Circuits Conference San Francisco, CA 22.8 400-401 2003

全著者名 論文名
S.Hattori, T.Sakurai 90% Write Power Saving SRAM Using Sense-Amplifying Memory Cell
会議名 開催場所 論文番号 ページ 発表年
Symp. On VLSI circuits Honolulu, HI 4.2 ??? 2002

全著者名 論文名
T. Hiramoto, T. Saito, and T. Nagumo Future Electron Devices and SOI Technology(Invited)
会議名 開催場所 論文番号 ページ 発表年
2002 International Conference on Solid State Devices and Materials (SSDM) Nagoya Congress Center ??? 780-781 2002

全著者名 論文名
T.Sakurai Low-power and High-Speed V VLSI Design with Low Supple Voltage Through Cooperation between Levels(Invited)
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Quality Electronic Design San Jose, CA 4A 445-450 2002

全著者名 論文名
T.Sakurai Low-Power LSI -Through cooperation among levels-
会議名 開催場所 論文番号 ページ 発表年
Germany-Japan Information Technology Forum Birlinghoven/Windhagen Germany 2 ??? 2002

全著者名 論文名
T.Sakurai Minimizing Power across Multiple Technology and Design Levels(Invited)
会議名 開催場所 論文番号 ページ 発表年
International Conference on Computer Aided Design 2002 San Jose, CA 1B.1 24-27 2002

全著者名 論文名
T. Hiramoto Optimum Design of Device/Circuit Cooperative Schemes for Ultra-Low Power Applications(Invited)
会議名 開催場所 論文番号 ページ 発表年
IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS) Seaport Conference Center, Aruba ??? ??? 2002

全著者名 論文名
Q. Liu, T. Sakurai, and T. Hiramoto Optimum Device Consideration for　Standby Power Reduction Scheme Using Drain Induced Barrier Lowering (DIBL)
会議名 開催場所 論文番号 ページ 発表年
2002 International Conference on Solid State Devices and　Materials (SSDM) Nagoya Congress Center ??? 258-259 2002

全著者名 論文名
K.Nose, T.Sakurai Power-Conscious Interconnect Buffer Optimization with Improved Modeling of Driver MOSFET and Its Implications to Bulk and SOI CMOS Technology
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Low Power Electronics and Design Monterey, CA 1.4s ??? 2002

全著者名 論文名
K.Kanda, T.Miyazaki, M.Kyeong Sik, H.Kawaguchi, T.Sakurai Two orders of magnitude leakage power reduction of low voltage sram's by row-by-row dynamic VDD control (RRDV) scheme
会議名 開催場所 論文番号 ページ 発表年
IEEE ASIC/SOC conference Rochester, NY FB2 381-385 2002

全著者名 論文名
K. Kanda, N. D. Minh, H. Kawaguchi, and T. Sakurai Abnormal Leakage Suppression (ALS) Scheme for Low Standby Current SRAMs
会議名 開催場所 論文番号 ページ 発表年
IEEE International Solid-State Circuit Conference San Fransisco, USA 11.4 174-175 2001

全著者名 論文名
H. Kawaguchi, G. Zhang, S. Lee, and T. Sakurai An LSI for VDD-Hopping and MPEG4 System Based on the Chip
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Circuit and Systems Sydney, Australia W16-MRm4-O 918-921 2001

全著者名 論文名
Y. Shin, H. Kawaguchi, and T. Sakurai Cooperative Voltage Scaling (CVS) between OS and Applications for Low-Power Real-Time Systems
会議名 開催場所 論文番号 ページ 発表年
IEEE Custom Integrated Circuits Conference San Diego, USA 25.5 553-556 2001

全著者名 論文名
Y. Shin, and T. Sakurai Coupling-Driven Bus Design for Low-Power Application-Specific Systems
会議名 開催場所 論文番号 ページ 発表年
Design Automation Conference Las Vegas, USA 44.3 750-753 2001

全著者名 論文名
M.Hirabayashi, T.Sakurai Design Methodology and Optimization Strategy for Dual-VTH Scheme using Commercially Available Tools
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Low Power Electronics and Design ??? ??? 283-286 2001

全著者名 論文名
Y.Shin, T.Sakrai Estimation of Power Distribution in VLSI Interconnects
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Low Power Electronics and Design ??? ??? 370-375 2001

全著者名 論文名
H. Kawaguchi, Y. Shin, and T. Sakurai Experimental Evaluation of Cooperative Voltage Scaling (CVS): A Case Study
会議名 開催場所 論文番号 ページ 発表年
Proceedings of IEEE Workshop on Power Management for Real-Time and Embedded Systems ??? ??? 17-23 2001

全著者名 論文名
T.Sakurai Interconnection from Design Perspective(Invited)
会議名 開催場所 論文番号 ページ 発表年
Advanced Matallization Conference 2000(AMC 2000) ??? ??? 53-58 2001

全著者名 論文名
T.Sakurai Issues of Current LSI Technology and an Expectation for New System-Level Integration(Invited)
会議名 開催場所 論文番号 ページ 発表年
the 2001 International Conference on SOLID STATE DEVICES AND MATERIALS ??? ??? 36-37 2001

全著者名 論文名
T.Sakurai Low Power Design of Digital Circuits
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Key Technologies for Future VLSI Systems ??? ??? 1-5 2001

全著者名 論文名
T. Hiramoto Nano-Scale Silicon MOSFET: Towards Non-Traditional and Quantum Devices(Invited)
会議名 開催場所 論文番号 ページ 発表年
2001 IEEE International SOI Conference, Sheraton Tamarron Resort Durango, CO, USA ??? 8-10 2001

全著者名 論文名
T. Hiramoto Optimum Device Design for Low-Power, High-Speed Circuit Schemes(Invited)
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Advanced CMOS Devices Syufu-kaikan, Tokyo ??? 23-28 2001

全著者名 論文名
T.Sakurai Recent Topics for Realizing Low-Power
会議名 開催場所 論文番号 ページ 発表年
High-Speed VLSI's,International Symposium on Advanced CMOS Devices ??? ??? 17-22 2001

全著者名 論文名
T. Sakurai Software and Hardware Schemes for Achieving Low-Power
会議名 開催場所 論文番号 ページ 発表年
Microprocessor Design Symposium ??? ??? ??? 2001

全著者名 論文名
K.Nose, T. Sakurai Two schemes to reduce interconnect delay in bi-directional and uni-directional buses
会議名 開催場所 論文番号 ページ 発表年
Symposium on VLSI Circuits Digest of Technical Papers ??? ??? 193-194 2001

全著者名 論文名
T.Inukai, T.Hiramoto, T.Sakurai Variable Threshold Voltage CMOS (VTCMOS) in Series Connected Circuits
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Low Power Electronics and Design ??? ??? 201-206 2001

全著者名 論文名
H.Im, T.Inukai, H.Gomyo.T.Hiramoto,T.Sakurai VTCMOS Characteristics and Its Optimum Conditions Predicted by a Compact Analytical Model
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Low Power Electronics and Design ??? ??? 123-128 2001

全著者名 論文名
K.Nose, M. Hirabayashi, H. Kawaguchi, S. Lee and T. Sakurai VTH-hopping scheme for 82% power saving in low-voltage processors
会議名 開催場所 論文番号 ページ 発表年
Proceedings of Custom Integrated Circuits Conference ??? ??? 93-96 2001

全著者名 論文名
T. Inukai, M. Takamiya, K. Nose, H. Kawaguchi, T. Hiramoto, and T. Sakurai Boosted Gate MOS (BGMOS): Device/Circuit Cooperation Scheme to Achieve Leakage-Free Giga-Scale Integration
会議名 開催場所 論文番号 ページ 発表年
IEEE Custom Integrated Circuits Conference Florida, USA 19.2 409-412 2000

全著者名 論文名
T. Hiramoto and H. Majima Characteristics of Silicon Nano-Scale Devices(Invited)
会議名 開催場所 論文番号 ページ 発表年
International Conference on Simulation of Semiconductors Processes and Devices (SISPAD 2000) Seattle, USA ??? 179-183 2000

全著者名 論文名
N. D. Minh, and T. Sakurai Compact yet High-Performance (CyHP) Library for Short Time-to-Market with New Technologies
会議名 開催場所 論文番号 ページ 発表年
Asia and South Pacific Design Automation Conference Pacifico Yokohama, Japan A6.2 475-480 2000

全著者名 論文名
T. Sakurai Design Challenges for 0.1um and Beyond
会議名 開催場所 論文番号 ページ 発表年
Asia and South Pacific Design Automation Conference Pacifico Yokohama, Japan A7.1 553-558 2000

全著者名 論文名
T. Sakurai Interconnection from Design Perspective
会議名 開催場所 論文番号 ページ 発表年
Advanced Metallization Conference, ??? ??? ??? 2000

全著者名 論文名
T. Sakurai Low Power Design of Digital Circuits
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Key Technologies for Future VLSI Systems ??? ??? 1-5 2000

全著者名 論文名
K. Nose, and T. Sakurai Optimization of VDD and VTH for Low-Power and High-Speed Applications
会議名 開催場所 論文番号 ページ 発表年
Asia and South Pacific Design Automation Conference Pacifico Yokohama, Japan A6.1 469-474 2000

全著者名 論文名
T. Hiramoto, M. Takamiya, H. Koura, T. Inukai, H. Gomyo, H. Kawaguchi, and T. Sakurai Optimum Device Parameters and Scalability of Variable Threshold CMOS (VTCMOS)(Invited)
会議名 開催場所 論文番号 ページ 発表年
2000 International Conference on Solid State Devices and Materials (SSDM) Sendai, Japan ??? 372-373 2000

全著者名 論文名
Y. Shin, K. Choi, and T. Sakurai Power Optimization of Real-Time Embedded Systems on Variable Speed Processors
会議名 開催場所 論文番号 ページ 発表年
IEEE/ACM International Conference on Computer Aided Design ??? ??? 365-368 2000

全著者名 論文名
T. Sakurai Reducing Power Consumption of CMOS VLSI's through VDD and VTH Control
会議名 開催場所 論文番号 ページ 発表年
IEEE International Symposium on Quality Electronic Design ??? ??? 417-423 2000

全著者名 論文名
S. Lee, and T. Sakurai Run-Time Power Control Scheme Using Software Feedback Loop for Low-Power Real-Time Applications
会議名 開催場所 論文番号 ページ 発表年
Asia and South Pacific Design Automation Conference Pacifico Yokohama, Japan A5.2 381-386 2000

全著者名 論文名
S. Lee, and T. Sakurai Run-Time Voltage Hopping for Low-Power Real-Time Systems
会議名 開催場所 論文番号 ページ 発表年
Design Automation Conference Los Angeles, USA 49.3 806-809 2000

全著者名 論文名
T. Sakurai Super-connect
会議名 開催場所 論文番号 ページ 発表年
International Packaging Strategy Symposium ??? ??? 19-26 2000

全著者名 論文名
K. Nose, S. Chae, and T. Sakurai Voltage Dependent Gate Capacitance and Its Impact in Estimating Power and Delay of CMOS Digital Circuits with Low Supply Voltage
会議名 開催場所 論文番号 ページ 発表年
International Symposium on Low Power Electronics and Design Rapalo, Italy P2.1 228-230 2000

全著者名 論文名
T.Sakurai Design Impact of Positive Temperature Dependence of Drain Current in Sub 1V CMOS VLSI's
会議名 開催場所 論文番号 ページ 発表年
IEEE Custom Integrated Circuits Conference ??? ??? ??? 1999

全著者名 論文名
T. Hiramoto Extremely low power, high performance Dynamic Threshold MOSFETs operating at 0.5 V(Invited)
会議名 開催場所 論文番号 ページ 発表年
Third International Workshop on Future Information and Process Technology Harrison Hot Springs, Canada ??? ??? 1999

全著者名 論文名
Inukai, M. Takamiya, K. Nose, H. Kawaguchi, T. Hiramoto, T. Sakurai Leakage-Free Device Scaling with Boosted Gate Power Switch and Dual Voltage Scheme for Giga-Scale Integration
会議名 開催場所 論文番号 ページ 発表年
IEEE Custom Integrated Circuits Conference ??? ??? 409-412 1999

全著者名 論文名
T.Sakurai LSI design toward 2010 low-power technology
会議名 開催場所 論文番号 ページ 発表年
International Conference on VLSI & CAD ??? ??? 325-334 1999

全著者名 論文名
K.Nose, and T.Sakurai Micro IDDQ Test using Lorenz Force MOSFET's
会議名 開催場所 論文番号 ページ 発表年
Symposium on VLSI Circuits ??? ??? 169-170 1999

全著者名 論文名
T. Hiramoto To fill the gap between Si-ULSI and nanodevices(Invited)
会議名 開催場所 論文番号 ページ 発表年
Advanced Workshop of Frontiers of Electronics (WOFE'99) Villard de Lans, France ??? 29 1999

全著者名 論文名
T.Sakurai Toward LSI's in the Year-From the Design Viewpoint
会議名 開催場所 論文番号 ページ 発表年
Symposium on Semiconductors and Integrated Circuits Technology ??? ??? 95-105 1999

全著者名 論文名
H.Kawaguchi, K.Nose, T.Sakurai A CMOS Sheme for 0.5v Supply Voltage with Pico-Ampere Standby Current
会議名 開催場所 論文番号 ページ 発表年
IEEE International Solid-State Circuits Conference ??? 12.4 192-193 1998

全著者名 論文名
H.Kawaguchi，K.Nose　and T.Sakurai A COMS Scheme for 0.5V Supply Voltage with Pico-Ampere Standby Current
会議名 開催場所 論文番号 ページ 発表年
International Workshop on Advanced LSIs ??? ??? 45-49 1998

全著者名 論文名
S.Takeuchi and T.Sakurai A-Fine Grain, Current Mode Scheme for VLSI Proximity Search Engine
会議名 開催場所 論文番号 ページ 発表年
IEEE International Conference on Computer Design, VLSI on computers & Processors ??? ??? 184-185 1998

全著者名 論文名
T.Sakurai Challenges in VLSI Design ower and Interconnection
会議名 開催場所 論文番号 ページ 発表年
TI Symposium ??? ??? ??? 1998

全著者名 論文名
K.Nose and T.Sakurai Closed-Form Expressions for Short-Circuit Power Short-Channel CMOS Gates and Its Scaling Characteristics
会議名 開催場所 論文番号 ページ 発表年
International Technical Conference on Circuits/Systems, Computers and Communications ??? ??? 1741-1744 1998

全著者名 論文名
H.Kawaguchi　and T.Sakurai Delay and Noise Formulas for Capacitively Coupled Distributed RC Lines
会議名 開催場所 論文番号 ページ 発表年
IEEE Asia and South Pacific Design Automation Conference ??? ??? 35-43 1998

全著者名 論文名
H.Kawaguchi, Y.Itaka and T,Sakurai Dynamic Leakage Cut-off Scheme Low-Voltage SRAM's
会議名 開催場所 論文番号 ページ 発表年
IEEE Symposium on VLSI Circuits ??? ??? 140-141 1998

全著者名 論文名
K.Nose and T.Sakurai Integrated Current Sensing Device for Micro IDDQ Test
会議名 開催場所 論文番号 ページ 発表年
Asian Test Symposium ??? ??? 323-326 1998

全著者名 論文名
T.Sakurai Visions of Computers in the year 2005
会議名 開催場所 論文番号 ページ 発表年
IEEE Symposium on VLSI Circuits ??? ??? 69 1998

C.著書（Books）
全著者名 書名
桜井貴康、川口博ら 低消費電力，高速LSI技術（桜井貴康・編）
出版者名 出版場所 ISBN番号 ページ 発行年
リアライズ社 東京 4-89808-004-9 3-15, 148-152 1998

D.特許等取得状況
特許等名称 発明者名
パワー制御装置及び方法並びにパワー制御プログラムを記録した記録媒体 桜井貴康，李誠洙，平林雅之
権利者名 種類 出願番号 出願年月日 設定登録年月日
東京大学長 発明 特許願平11-300635 平成11年10月22日 平成12年12月15日

戻る