


Developmental Research on New Type Electron Emitter Using Diamond

ダイヤモンドによる 次世代電子エミッターの開発

プロジェクトリーダー 伊藤利道

大阪大学 大学院工学研究科 教授



1. 研究の目的

地球の温暖化を抑制するため、省エネルギーに直結する高効率デバイスの開発が、今後は益々強く求められます。そのため、高度情報化社会に向け今後需要が急激に増大すると予想されている薄型平面ディスプレイは、高精細で高輝度かつ高効率である必要があり、それを可能とする高輝度かつ高効率で面放型電子エミッターの開発が急務となっています。また、様々な情報を超高速で対処できる超高速デバイスの開発も望まれています。固体中を運動する電子に対しては様々な散乱要因があるため、材料の最適化や素子サイズの縮小による固体素子の応答速度の高速化も限界に近づきつつあります。そこで、次世代技術として、固体から電子を散乱要因のない真空中に効率良く取り出し、その電子を微小な空間で活用・制御する真空マイクロエレクトロニクス技術の構築が求められています。ところが、取り出すべき電子は固体の結合・安定化に直接関与し、真空準位（真空中での最低エネルギー準位）よりも低いエネルギー状態にいたるため、固体から電子を真空中に取り出すには電位障壁を越えさせる必要があります。そのため、例えば真空中と試料との間に強電界を印加することによりその障壁をトンネル効果で電子を通過させる電界放型電子エミッターの開発等様々な試みが行われていますが、実用的環境下で安定に動作する高輝度かつ高効率な電子放出素子は実現されていません。

本プロジェクトでは、物理・化学的に極めて安定であり、伝導帯（固体内で自由に運動できる電子状態）の最下端が真空準位よりも高くなる負性電子親和力（NEA）を示すダイヤモンドに注目し、その特異な物性を解明・制御することにより、高効率かつ高安定に動作する面放型電子放出素子の基盤技術を開発します。すなわち、「ダイヤモンド表面から溢れるが如く電子を放出する」とも言うべき、新しい原理に基づいたNEA電子エミッターの実現を目指しています。

2. 研究の内容

来るべき社会の要請に合う、ダイヤモンドによる高輝度NEA電子エミッターの実現には、ダイヤモンドの表面・界面物性の根本的理解を通じて、ダイヤモンド伝導帯への電子注入機構の解明、ダイヤモンド中の電子輸送機構の理解、及びNEA出現機構の解明等について更なる研究を行うことが必要で、その成果に基づいて、電子エミッターに適切なCVD(気相合成)ダイヤモンド積層構造の作製プロセス及び制御技術の基盤を確立することが重要です。このため、本プロジェクトでは、次のテーマを重点的に研究しています。

(1) ダイヤモンドへの電子注入過程の解明と制御

ダイヤモンドがNEAを示す、即ちダイヤモンドの伝導帯最下端が真空準位より高いエネルギー位置を占めているので、ダイヤモンドの伝導帯へ電子を如何に励起するかが、高効率電子放出素子を作製する上で最も重要な技術課題の一つです。そのため、ダイヤモンド-金属ショットキー障壁における強電界による量子トンネル効果に基づいた電子注入法やその他種々の方法を用いて行っているダイヤモンド中への電子励起過程の特質を調べ、その機構を解明することにより、高効率で高密度の電子注入過程を検討しています。

(2) ダイヤモンド中の電子輸送の理解と制御

電荷の中性条件が局所的に満たされない絶縁物中におけるキャリアの輸送現象は、その必要性が殆どなかったためこれまで余り研究が行われていませんでした。ダイヤモンドのような幅の広いバンドギャップをもつ電子材料では、結晶の品質に直接依存するギャップ中の電子状態が室温でも強く局在していると予想されるため、注入された電子がダイヤモンド中でどのように挙動するのか理解し、その自在な制御を可能にすることは、高輝度電子エミッターの開発には欠かせません。

(3) NEAの出現機構の解明と制御

ダイヤモンドのNEAは、表面の構造に深く関係しています。そこで、様々な方法で表面構造を修飾した種々の形態のダイヤモンドの電子状態を調べNEAの出現機構の解明を行うことにより、これに立脚した、安定なNEA表面を有するCVDダイヤモンド層の作製プロセスの基本概念を構築することを目指し研究を進めています。

(4) ダイヤモンド積層構造の形成プロセスの開発

大出力プラズマCVD法等種々のプロセス技術により、電子放出素子の放出面広大化に必要な大面積ダイヤモンド薄膜を作製する方法や、電子放出素子(個別型)を作製する上で十分な大きさのダイヤモンド微結晶を規則的に配列する制御技術や、配向成長と呼ばれる、結晶を一定方向に揃えたダイヤモンド層を成長させる作製プロセスの開発を行っています。

(5) 電子エミッター素子構造の最適化とアレイ化

上記(1)~(4)の研究成果を踏まえた上で、エミッター素子中に印加される電界分布を最適化するためにダイヤモンド素子構造を検討し、その構造作製に必要なプロセスを研究開発することにより、個別型電子エミッターの電子放出特性の一層の向上を目指しています。また、そのような素子の2次元アレイ化を行うことにより、高効率薄型平面ディスプレイの実現を目指した研究を行う予定です。

3. 研究の体制

期 間：1996年10月～2001年3月

構 成：プロジェクトリーダー1名、研究協力者9名(内日本学術振興会研究員2名)で構成されています。その他、下記に属する大学院学生が多数この研究に参加しています。

実施場所：この研究の主拠点は大阪大学工学研究科ですが、大阪大学基礎工学研究科小林(猛)研究室、東北大学計測科学研究所河野研究室、静岡大学電子工学研究所助川研究室、及び京都大学工学研究科村上研究室と緊密な連絡を取ってプロジェクトを進めています。

